PATENT ABSTRACTS OF JAPAN

(11) Publication number: 09097883 A

(43) Date of publication of application: 08.04.97

(51) Int. CI

H01L 27/108 H01L 21/8242 H01L 27/04 H01L 21/822

(21) Application number: 07276782

(22) Date of filing: 29.09.95

(71) Applicant:

SONY CORP

(72) Inventor:

YAMOTO HISAYOSHI **OCHIAI AKIHIKO**

(54) CAPACITOR STRUCTURE OF SEMICONDUCTOR MEMORY ELEMENT AND MANUFACTURE **THEREOF**


metal nitride (TiN) layer. Said Ti layer is the lower layer and the TiN layer is the upper layer.

COPYRIGHT: (C)1997,JPO

(57) Abstract:

PROBLEM TO BE SOLVED: To suppress the intrusion of hydrogen and moisture into a capacitor structure, and to enhance long-term reliability by a method wherein the capacitor structure of a semiconductor memory element is surrounded by the first and the second protective layers consisting of the material such as a 4A group and a 5A transition metal etc.

SOLUTION: A capacitor structure is formed on the interlayer insulating film 20 located on the element isolation region 11. Said capacitor structure is composed of a lower electrode 22, a capacitor part 23 consisting of ferroelectric thin film, and an upper electrode 26. Said lower electrode 22 is formed on the interlayer insulating layer 20 corresponding to a substrate. The first protective layer 21 is formed between the interlayer insulating layer 20 and the lower electrode 22. On the other hand, the second protective layer 27 is formed on the upper electrode 26. The first protective layer 21 and the second protective layer 27 have the two-layer structure composed of a 4A group transition metal (Ti) layer and a 4A group transition



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-97883

(43)公開日 平成9年(1997)4月8日

(51) Int.Cl. ⁵ H 0 1 L		識別記号	庁内整理番号	F I H O 1 L	27/10 27/04	651	技術表示箇所
	21/8242 27/04 21/822				21/04	7.0 12	
				審査請案	え 未請求	請求項の数7	FD (全 16 頁)
(21)出願番号	}	特願平7-276782		(71)出願/	く 000002 ソニー	185 株式会社	
(22)出顧日		平成7年(1995)9	月29日	(PO) FORTH		品川区北品川6门	「目7番35号
				(72)発明者	東京都		「目7番35号 ソニ
		·		(72)発明和			
					東京都 一株式		「目7番35号 ソニ
				(74)代理/		山本孝久	
		÷					


(54) 【発明の名称】 半導体メモリ素子のキャパシタ構造及びその形成方法

(57)【要約】

【課題】強誘電体薄膜を有するキャパシタ構造中に水素 や水分が拡散し難い構造を有する半導体メモリ素子を提供する。

【解決手段】半導体メモリ素子のキャパシタ構造は、

(イ) 基体20上に形成された下部電極22と、(ロ)下部電極22上に形成された強誘電体薄膜から成るキャパシタ部230上に形成された強誘電体薄膜から成るキャパシタ部230上に形成された上部電極26から成り、(ニ)基体20と下部電極22の間に形成された、4A族遷移金属、5A族遷移金属、4A族遷移金属窒化物、5A族遷移金属窒化物、シリコン窒化物、ニッケル又はパラジウムから構成された第1の保護層21と、(ホ)上部電極26の上に形成された、4A族遷移金属、5A族遷移金属、4A族遷移金属窒化物、5A族遷移金属、4A族遷移金属窒化物、5A族遷移金属窒化物、ニッケル又はパラジウムから構成された第2の保護層27を更に備えている。



【特許請求の範囲】

【請求項1】(イ)基体上に形成された下部電極と、

- (ロ) 該下部電極上に形成された強誘電体薄膜から成る キャパシタ部と、
- (ハ) 該キャパシタ部の上に形成された上部電極、から 成る半導体メモリ素子のキャパシタ構造であって、
- (二) 該基体と下部電極の間に形成された、4A族遷移金属、5A族遷移金属、4A族遷移金属窒化物、5A族遷移金属窒化物、シリコン窒化物、ニッケル及びパラジウムから構成された材料群から選択された材料から成る1層若しくは多層の第1の保護層と、
- (ホ) 該上部電極の上に形成された、4A族遷移金属、5A族遷移金属、4A族遷移金属窒化物、5A族遷移金属窒化物、5A族遷移金属窒化物、ニッケル及びパラジウムから構成された材料群から選択された材料から成る1層若しくは多層の第2の保護層、を更に備えていることを特徴とする半導体メモリ素子のキャパシタ構造。

【請求項2】前記上部電極は、絶縁層を介してキャパシ 夕部、下部電極及び第1の保護層を覆っていることを特 徴とする請求項1に記載の半導体メモリ素子のキャパシ 20 夕構造。

【請求項3】前記第2の保護層は、前記上部電極の表面 を覆っていることを特徴とする請求項2に記載の半導体 メモリ素子のキャパシタ構造。

【請求項4】(イ)基体上に、4A族遷移金属、5A族遷移金属、4A族遷移金属窒化物、5A族遷移金属窒化物、シリコン窒化物、ニッケル及びパラジウムから構成された材料群から選択された材料から成る1層若しくは多層の第1の保護層を形成する工程と、

- (ロ) 該第1の保護層上に下部電極層を形成する工程 と
- (ハ) 該下部電極層及び第1の保護層をパターニングして、下部電極を形成する工程と、
- (ニ) 該下部電極上に強誘電体薄膜を形成した後、該強 誘電体薄膜をパターニングし、強誘電体薄膜から成るキャパシタ部を形成する工程と、
- (ホ)全面に絶縁層を形成した後、キャパシタ部の上の 該絶縁層に開口部を形成する工程と、
- (へ) 開口部内を含む該絶縁層上に上部電極層を形成する工程と、
- (ト) 該上部電極層上に、4 A族遷移金属、5 A族遷移金属、4 A族遷移金属窒化物、5 A族遷移金属窒化物、 5 A族遷移金属窒化物、ニッケル及びパラジウムから構成された材料群から選択された材料から成る1 層若しくは多層の第2の保護層を形成する工程と、
- (チ) 該第2の保護層及び上部電極層をパターニングして上部電極を形成する工程、から成ることを特徴とする 半導体メモリ素子のキャパシタ構造の形成方法。

【請求項 5 】請求項 4 に記載された工程(へ)、(ト)及び(チ)の代わりに、

2

- (リ) 開口部内を含む該絶縁層上に上部電極層を形成した後、該上部電極層をパターニングして上部電極を形成する工程と、
- (ヌ)該上部電極上に、4A族遷移金属、5A族遷移金属、4A族遷移金属窒化物、5A族遷移金属窒化物、ニッケル及びパラジウムから構成された材料群から選択された材料から成る1層若しくは多層の第2の保護層を形成した後、該上部電極の表面が該第2の保護層で覆われるように該第2の保護層をパターニングする工程、を含むことを特徴とする半導体メモリ素子のキャパシタ構造の形成方法。

【請求項6】請求項4に記載された工程(ハ)及び

- (二) の代わりに、
- (ル) 前記下部電極層上に強誘電体薄膜を形成する工程 と、
- (ヲ) 該強誘電体薄膜、前記下部電極層及び前記第1の 保護層をパターニングし、強誘電体薄膜から成るキャパ シタ部、及び下部電極を形成する工程、を含むことを特 徴とする半導体メモリ素子のキャパシタ構造の形成方 法。

【請求項7】(イ)基体上に、4A族遷移金属、5A族遷移金属、4A族遷移金属窒化物、5A族遷移金属窒化物、シリコン窒化物、ニッケル及びパラジウムから構成された材料群から選択された材料から成る1層若しくは多層の第1の保護層を形成する工程と、

- (ロ) 該第1の保護層上に下部電極層を形成する工程
- (ハ) 該下部電極層上に強誘電体薄膜を形成する工程 レ
- 30 (ニ)該強誘電体薄膜、下部電極層及び第1の保護層を パターニングし、強誘電体薄膜から成るキャパシタ部、 及び下部電極を形成する工程と、
 - (ホ)全面に絶縁層を形成した後、キャパシタ部の上方 の該絶縁層に開口部を形成する工程と、
 - (へ) 開口部内を含む該絶縁層上に上部電極層を形成 した後、該上部電極層をパターニングして上部電極を形成 する工程と
- (ト)該上部電極上に、4A族遷移金属、5A族遷移金属、4A族遷移金属室化物、5A族遷移金属窒化物、二40ッケル及びパラジウムから構成された材料群から選択された材料から成る1層若しくは多層の第2の保護層を形成した後、該上部電極の表面が該第2の保護層で覆われるように該第2の保護層をパターニングする工程、から成ることを特徴とする半導体メモリ素子のキャパシタ構造の形成方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体メモリ素子 のキャパシタ構造及びその形成方法に関する。

50 [0002]

【従来の技術】近年、成膜技術の進歩に伴い強誘電体薄膜を用いた不揮発性メモリセルの応用研究が盛んに進められている。この不揮発性メモリセルは、強誘電体薄膜の高速分極反転とその残留分極を利用する高速書き換えが可能な不揮発性メモリセルである。現在研究されている強誘電体薄膜を用いた不揮発性メモリセルは、強誘電体キャパシタの蓄積電荷量の変化を検出する方式と、強誘電体の自発分極による抵抗変化を検出する方式の2つに分類することができる。本発明に関連する半導体メモリ素子は前者に属する。

【0003】強誘電体キャパシタの蓄積電荷量の変化を 検出する方式の不揮発性メモリセルとして、例えば、強 誘電体キャパシタに選択トランジスタを付加した1キャ パシタ+1トランジスタ(選択ドランジスタ)構造を有 する不揮発性メモリセルを挙げることができる。従来の 強誘電体キャパシタは、例えば、図14に模式的な一部 断面図を示すように、下部電極と上部電極、及びそれら の間に挟まれた強誘電体薄膜から構成されている。この タイプの不揮発性メモリセルにおけるデータの書き込み や読み出しは、図13に示す強誘電体のP-Eヒステリ シスループを応用して行われる。強誘電体薄膜に外部電 界を加えた後、外部電界を除いたとき、強誘電体薄膜は 自発分極を示す。そして、強誘電体薄膜の残留分極は、 プラス方向の外部電界が印加されたとき+Pr、マイナ ス方向の外部電界が印加されたときーPrとなる。ここ で、残留分極が+Prの状態(図13の「D」参照)の 場合を"0"とし、残留分極が-Prの状態(図13の 「A」参照)の場合を"1"とする。

【0004】"1"あるいは"0"の状態を判別するために、強誘電体薄膜に例えばプラス方向の外部電界を印加する。これによって、強誘電体薄膜の分極は図13の「C」の状態となる。このとき、データが"0"であれば、強誘電体薄膜の分極状態は、「D」から「C」の状態に変化する。一方、データが"1"であれば、強誘電体薄膜の分極状態は、「A」から「B」を経由して

「C」の状態に変化する。データが"0"の場合には、強誘電体薄膜の分極反転は生じない。一方、データが"1"の場合には、強誘電体薄膜に分極反転が生じる。その結果、強誘電体キャパシタの蓄積電荷量に差が生じる。選択されたメモリセルの選択トランジスタをオンにすることで、この蓄積電荷を信号電流として検出する。データの読み出し後、外部電界を0にすると、データが"0"のときでも"1"のときでも、強誘電体薄膜の分極状態は図13の「D」の状態となってしまう。それ故、データが"1"の場合、マイナス方向の外部電界を印加して、「D」、[E」という経路で「A」の状態とし、データ"1"を書き込む。

【0005】Bi系層状構造ペロブスカイト型の強誘電体材料から成る強誘電体薄膜(以下、ビスマス層状強誘電体薄膜と呼ぶ場合もある)は、従来のPZT系の強誘

4

電体薄膜の最大の欠点であったファティーグ現象(データの書き換えの繰り返しによる残留分極の低下)が見られないことから、上記の不揮発性メモリ用の強誘電体薄膜として注目を集めている。

[0006]

【発明が解決しようとする課題】しかしながら、かかる ビスマス層状強誘電体薄膜から構成されたキャパシタ構 造においては、半導体メモリ素子の製造プロセスに起因 した分極特性の劣化(残留分極±Prの低下)による動 作不良といった問題が発生している。このような問題の 10 原因は、水素や水分が強誘電体薄膜に侵入することにあ ることを本発明者らは見い出した。例えば、(Bi 2 (Sr. Ba, Ca) (Ta, Nb) 2O9) で表され るY1系材料 (例えば、Bi2SrTa2O9) から成る ビスマス層状強誘電体薄膜においては、本来、残留分極 ±Prの低下が全く無いに等しい。それにも拘わらず、 かかるY1系材料に水素を拡散させると、残留分極±P rの低下現象が発生する。例えば、図14の構造を有す るキャパシタ構造において、100%水素雰囲気で処理 温度420°Cの条件とした水素処理を行うと、Pr+ |-Pr|の値が、水素処理を行う前と比較して、約2 0%も低下することが判った。

【0007】半導体メモリ素子の作製プロセスにおいて は、例えば、シリコン半導体基板とシリコン酸化膜との 界面に存在するダングリングボンドを消滅させるため に、水素処理が行われる。従って、強誘電体薄膜から成 るキャパシタ構造を有する半導体メモリ素子の製造にお いては、水素が強誘電体薄膜に侵入することによって強 誘電体薄膜の信頼性が損なわれることを防ぐ必要があ る。一方、半導体メモリ素子の選択トランジスタの部分 には水素を拡散させる必要がある。従来の技術において は、例えば、アルミニウム合金等から成る配線を形成す る前後に行う水素処理(例えば、H2を3~100%含 有する雰囲気で、400~450°Cでの処理)を行わ ない、あるいは又、水素を含有する薄膜(例えば、プラ ズマCVD法にて成膜されたSiHN膜、光CVD法に て成膜されたSiHN膜)を形成しない、あるいは又、 水素を含有する薄膜を200~350°C程度の低温で 成膜し、その後、より髙温(例えば、350~450° C) の熱処理を行わないといった、選択トランジスタの 部分も含めキャパシタ構造に水素を拡散させない工程を 採用しているが、これでは、選択トランジスタの特性が 劣化してしまう。また、半導体メモリ素子の作製プロセ スにおいて、各種の熱処理を行ったとき、絶縁層等に取 り込まれていた水分がキャパシタ構造内に侵入し、残留

【0008】例えば、酸素の拡散防止を目的として、図 15に模式的な一部断面図を示す構造の半導体メモリ素 子が、文献"A Half-Micron Ferroelectric Memory Cell Technology with Stacked Capacitor Structure", S.

分極±Prの低下現象を招く。

50

30

20

30

40

5

Onishi, et al. IEDM94 843~846 から公知である。こ の半導体メモリ素子においては、白金(Pt)から成る 下部電極と層間絶縁層との間に、下からTi層/TiN 層から成る下地層が形成されている。このTi層/Ti N層は、白金から成る下部電極の拡散防止及び層間絶縁 **層への密着性の向上を意図して設けられている。下地層** の上には、下部電極及び強誘電体薄膜が積層されてい る。更に、強誘電体薄膜、下部電極及び下地層を覆うよ うに、TiO2層が、層間絶縁層上、強誘電体薄膜、下 部電極及び下地層の側面、並びに強誘電体薄膜の頂面の 一部に形成されている。このTiO2層は、酸素の拡散 防止を目的として設けられている。TiO2層上には絶 縁層が形成され、強誘電体薄膜の上方のTiO2層及び 絶縁層には開口部が設けられ、かかる開口部を含む絶縁 層上には上部電極が形成されている。この文献に開示さ れた技術はキャパシタ構造に酸素が拡散することを防止 する技術であり、キャパシタ構造、特に強誘電体薄膜に 水素が拡散することを防止する技術ではない。更には、 TiO2層は水素の拡散を効果的に防止することはでき ない。その理由は、TiO2層が、キャパシタ側面及び キャパシタ上面の一部を覆っているだけであり、TiO 2層で完全には覆われていない上部白金電極を介しての 水素拡散を防止できないし、TiO2の水素拡散抑制効 果は、TiやTiNより劣ると推定されるからである。 【0009】従って、本発明の目的は、強誘電体薄膜を 有するキャパシタ構造中に水素や水分が拡散し難い構造 を有する半導体メモリ素子及びその形成方法を提供する ことにある。

[0010]

【課題を解決するための手段】上記の目的を達成するための本発明の半導体メモリ素子のキャパシタ構造は、

(イ) 基体上に形成された下部電極と、(ロ)該下部電極上に形成された強誘電体薄膜から成るキャパシタ部と、(ハ)該キャパシタ部の上に形成された上部電極、から成り、(二)該基体と下部電極の間に形成された、4A族遷移金属、5A族遷移金属、4A族遷移金属窒化物、5A族遷移金属窒化物、シリコン窒化物、ニッケル及びパラジウムから構成された材料群から選択された材料から成る1層若しくは多層の第1の保護層と、(ホ)該上部電極の上に形成された、4A族遷移金属、5A族遷移金属、4A族遷移金属室化物、5A族遷移金属、6A族遷移金属、4A族遷移金属窒化物、二ッケル及びパラジウムから構成された材料群から選択された材料から成る1層若しくは多層の第2の保護層、を更に備えていることを特徴とする。

【0011】本発明の半導体メモリ素子のキャパシタ構造においては、前記上部電極は、絶縁層を介してキャパシタ部、下部電極及び第1の保護層を覆っている構造とすることが好ましい。この場合、前記第2の保護層は、前記上部電極の表面を覆っている構造とすることが、一層好ましい。ここで、第2の保護層が上部電極の表面を

覆っているとは、上部電極が配線(例えばプレート線) としても機能する場合、かかる配線の部分までも第2の 保護層で被覆することを意図しているのではないことを 意味する。以下においても同様である。

【0012】上記の目的を達成するための本発明の第1 の態様に係る半導体メモリ素子のキャパシタ構造の形成 方法は、(イ) 基体上に、4 A族遷移金属、5 A族遷移 金属、4A族遷移金属窒化物、5A族遷移金属窒化物、 シリコン窒化物、ニッケル及びパラジウムから構成され た材料群から選択された材料から成る1層若しくは多層 の第1の保護層を形成する工程と、(ロ) 該第1の保護 層上に下部電極層を形成する工程と、(ハ)該下部電極 層及び第1の保護層をパターニングして、下部電極を形 成する工程と、(二) 該下部電極上に強誘電体薄膜を形 成した後、該強誘電体薄膜をパターニングし、強誘電体 薄膜から成るキャパシタ部を形成する工程と、(ホ)全 面に絶縁層を形成した後、キャパシタ部の上の該絶縁層 に開口部を形成する工程と、(へ) 開口部内を含む該絶 縁層上に上部電極層を形成する工程と、(ト)該上部電 極層上に、4 A族遷移金属、5 A族遷移金属、4 A族遷 移金属窒化物、5 A族遷移金属窒化物、ニッケル及びパ ラジウムから構成された材料群から選択された材料から 成る1層若しくは多層の第2の保護層を形成する工程 と、(チ) 該第2の保護層及び上部電極層をパターニン グレて上部電極を形成する工程、から成ることを特徴と

【0013】上記の目的を達成するための本発明の第2の態様に係る半導体メモリ素子のキャパシタ構造の形成方法は、本発明の第1の態様に係る半導体メモリ素子のキャパシタ構造の形成方法における工程(へ)、(ト)及び(チ)の代わりに、(リ)開口部内を含む該絶縁層上に上部電極層を形成した後、該上部電極層をパターニングして上部電極を形成する工程と、(ヌ)該上部電極上に、4A族遷移金属、5A族遷移金属、4A族遷移金属室化物、5A族遷移金属室化物、ニッケル及びパラジウムから構成された材料群から選択された材料から成る1層若しくは多層の第2の保護層を形成した後、該上部電極の表面が該第2の保護層で覆われるように該第2の保護層をパターニングする工程、を含むことを特徴とする

【0014】上記の目的を達成するための本発明の第3 の態様に係る半導体メモリ素子のキャパシタ構造の形成 方法は、本発明の第1の態様に係る半導体メモリ素子の キャパシタ構造の形成方法における工程(ハ)及び

(ニ)の代わりに、(ル)前記下部電極層上に強誘電体 薄膜を形成する工程と、(ヲ)該強誘電体薄膜、前記下 部電極層及び前記第1の保護層をパターニングし、強誘 電体薄膜から成るキャパシタ部、及び下部電極を形成す る工程、を含むことを特徴とする。

) 【0015】上記の目的を達成するための本発明の第4

の態様に係る半導体メモリ素子のキャパシタ構造の形成 方法は、(イ) 基体上に、4 A族遷移金属、5 A族遷移 金属、4A族遷移金属窒化物、5A族遷移金属窒化物、 シリコン窒化物、ニッケル及びパラジウムから構成され た材料群から選択された材料から成る1層若しくは多層 の第1の保護層を形成する工程と、(ロ)該第1の保護 **層上に下部電極層を形成する工程と、(ハ)該下部電極** 層上に強誘電体薄膜を形成する工程と、 (二) 該強誘電 体薄膜、下部電極層及び第1の保護層をパターニング し、強誘電体薄膜から成るキャパシタ部、及び下部電極 10 を形成する工程と、(ホ)全面に絶縁層を形成した後、 キャパシタ部の上方の該絶縁層に開口部を形成する工程 と、(へ) 開口部内を含む該絶縁層上に上部電極層を形 成した後、該上部電極層をパターニングして上部電極を 形成する工程と、(ト) 該上部電極上に、4 A族遷移金 属、5 A族遷移金属、4 A族遷移金属窒化物、5 A族遷 移金属窒化物、ニッケル及びパラジウムから構成された 材料群から選択された材料から成る1層若しくは多層の 第2の保護層を形成した後、該上部電極の表面が該第2 の保護層で覆われるように該第2の保護層をパターニン 20 グする工程、から成ることを特徴とする。

【0016】本発明において、下部電極を構成する材料 として、Pt、RuO2、IrO2、ペロブスカイト構造 を有するLa-Sr-Co-O(LSCO)、あるいは 下からLSCO/Ptの2層構造を例示することができ る。また、上部電極を構成する材料として、Pt、Ru O2、IrO2、アルミニウム合金を例示することができ

【OO17】また、強誘電体薄膜として、Bi系層状構 造ペロブスカイト型の強誘電体材料を挙げることができ る。具体的には、強誘電体薄膜として、Bi2SrTa2 O9, Bi2SrNb2O9, Bi2BaTa2O9, Bi4S r Ti4O15, Bi4Ti3O12, Bi2Sr TaxNb2-x O9、Bi2PbTa2O9等を例示することができるが、 中でも、強誘電体薄膜は、Y1系材料(Bi2(Sr, Ba, Ca) (Ta, Nb) 2 O9) から成ることが好ま しく、更には、Y1系材料はBi2SrTa2O9から成 ることが好ましい。あるいは又、強誘電体薄膜として、 PZTやPLZTを例示することもできる。

【0018】第1の保護層あるいは又第2の保護層は、 4 A族遷移金属(Ti、Zr、Hf)、5 A族遷移金属 (V、Nb、Ta)、4A族遷移金属窒化物、5A族遷 移金属窒化物、シリコン窒化物、ニッケル及びパラジウ ムから成る材料群から選択された材料から成る1層から 構成してもよい。あるいは又、例えば、下から、

- 4 A族遷移金属/5 A族遷移金属
- 4 A族遷移金属/4 A族遷移金属窒化物
- 4 A 族遷移金属/5 A 族遷移金属窒化物
- 5 A族遷移金属/4 A族遷移金属
- 5 A 族遷移金属/4 A 族遷移金属窒化物

5 A族遷移金属/5 A族遷移金属窒化物

4 A族遷移金属窒化物/4 A族遷移金属

4 A族遷移金属窒化物/5 A族遷移金属

4 A族遷移金属窒化物/5 A族遷移金属窒化物

5 A族遷移金属窒化物/4 A族遷移金属

5 A族遷移金属窒化物/4 A族遷移金属窒化物

5 A族遷移金属窒化物/5 A族遷移金属

の2層構造を挙げることができる。更には、例えば、

4 A族遷移金属/4 A族遷移金属窒化物/4 A族遷移金

4 A族遷移金属/4 A族遷移金属窒化物/5 A族遷移金

4 A族遷移金属/5 A族遷移金属窒化物/4 A族遷移金

4 A族遷移金属/5 A族遷移金属窒化物/5 A族遷移金

5 A族遷移金属/5 A族遷移金属窒化物/4 A族遷移金

5 A族遷移金属/5 A族遷移金属窒化物/5 A族遷移金

で例示される3層構造とすることもできる。尚、上記の 多層構成の例示において、遷移金属若しくは遷移金属窒 化物を、シリコン窒化物、ニッケル若しくはパラジウム に置き換えることもできる。

【0019】基体としては、SiO2、BPSG、PS G, BSG, AsSG, PbSG, SbSG, SOG, SiON、SiN、NSG、LTO等の公知の絶縁材 料、あるいはこれらの絶縁材料を積層したものから成る 層間絶縁層を挙げることができる。あるいは又、LOC OS構造やトレンチ構造を有する素子分離領域を挙げる こともできる。

【0020】上部電極の下に形成される絶縁層として t, SiO2, BPSG, PSG, BSG, AsSG, PbSG, SbSG, SOG, SiON, SiN, NS G、LTO等の公知の絶縁材料、あるいはこれらの絶縁 材料を積層したものから成る層間絶縁層を挙げることが

【0021】本発明に係る半導体メモリ素子の構造とし ては、半導体メモリ素子を構成する選択トランジスタの 40 一方のソース・ドレイン領域と上部電極をコンタクトプ ラグ及び配線を介して電気的に接続し、下部電極をプレ ート線に接続する形態、あるいは、選択トランジスタの 一方のソース・ドレイン領域と下部電極をコンタクトプ ラグを介して電気的に接続し、上部電極をプレート線に 接続する形態を例示することができる。尚、前者の形態 は、一般にはプレーナ型の半導体メモリ素子と呼ばれ、 後者の形態は、一般にはスタック型の半導体メモリ素子 と呼ばれる。尚、このスタック型の半導体メモリ素子に おいては、選択トランジスタの一方のソース・ドレイン 50 領域と下部電極とは第1の保護層を介して導通している

ので、第1の保護層の電気伝導率は0.01Ω・cm程 度以下であることが望ましく、従って、この場合、第1 の保護層としてシリコン窒化物を用いることは余り適切

【0022】本発明においては、半導体メモリ素子のキ ャパシタ構造は、第1の保護層及び第2の保護層で取り 囲まれている。4A族遷移金属あるいは5A族遷移金属 は水素を吸蔵する性質を有する。一方、4A族遷移金属 窒化物、5 A族遷移金属窒化物、シリコン窒化物、ニッ ケル若しくはパラジウムは、水素の拡散を効果的に防止 し得る性質を有する。また、これらの材料から成る第1 及び第2の保護層は、水分の侵入に対するバリア効果を 有する。従って、第1の保護層及び第2の保護層を設け ることによって、水素処理や熱処理を行ったとき、水素 や水分がキャパシタ構造内に拡散、侵入することを効果 的に抑制することができる。その結果、キャパシタ構造 の分極特性の劣化が生じることがなく、半導体メモリ素 子の長期信頼性を高めることができる。 更には、4A族 遷移金属あるいは5A族遷移金属は、基体の主な組成が SiO2である場合、下部電極と基体との間の密着性を 向上させる機能をも有する。

[0023]

【発明の実施の形態】以下、図面を参照して、発明の実 施の形態(以下、単に実施の形態と略す)に基づき本発 明を説明する。

【0024】 (実施の形態1) 実施の形態1は、本発明 の半導体メモリ素子のキャパシタ構造、及び本発明の第 1の態様に係る半導体メモリ素子のキャパシタ構造の形 成方法に関する。強誘電体薄膜はY1系材料であるBi 2SrTa2O9から成り、第1の保護層及び第2の保護 層は、4A族遷移金属から成る層と4A族遷移金属窒化 物から成る層の2層構造を有する。具体的には、第1の 保護層及び第2の保護層は、下からTi層/TiN層の 2層構造を有する。半導体メモリ素子は前述の不揮発性 メモリセル (所謂FERAM) から成る。実施の形態1 における半導体メモリ素子においては、選択トランジス タの一方のソース・ドレイン領域と上部電極とはコンタ クトプラグ及び配線を介して電気的に接続され、下部電 極はプレート線に接続されている。そして、キャパシタ 構造が選択トランジスタの上方には形成されていない、 所謂プレーナ型の半導体メモリ素子構造を有する。以 下、実施の形態1を、図1~図4を参照して説明する。

【0025】図1の(A)に、実施の形態1に係る半導 体メモリ素子の模式的な一部断面図を示す。また、半導 体メモリ素子の等価回路を図1の(B)に示す。半導体 メモリ素子を構成する選択トランジスタは、シリコン半 導体基板10に形成されたソース・ドレイン領域14及 びチャネル領域15と、このチャネル領域15の上方に 形成されたゲート電極13と、LOCOS構造を有する 素子分離領域11と、ゲート電極13の下に形成された 50 後、フォトリソグラフィ技術及びエッチング技術によっ

10

ゲート酸化膜12から成る。尚、ゲート電極13はワー ド線を兼ねており、例えば、ポリシリコン、あるいはポ リサイドや金属シリサイドから構成されている。そし て、ソース・ドレイン領域14及びゲート電極13は、 層間絶縁層20によって被覆されている。層間絶縁層2 0は基体に相当し、例えば、BPSGから成る。

【0026】素子分離領域11の上の層間絶縁層20上 には、キャパシタ構造が形成されている。このキャパシ タ構造は、白金 (Pt) から成る下部電極 22、強誘電 体薄膜から成るキャパシタ部23、及び、白金から成る 上部電極26から構成されている。下部電極22は、基 体に相当する層間絶縁層20の上に形成されている。キ ャパシタ部23は下部電極22上に形成されている。更 に、上部電極26はキャパシタ部23の上に形成されて

【0027】第1の保護層21が、基体に相当する層間 絶縁層20と下部電極22との間に形成されている。一 方、第2の保護層27が、上部電極26の上に形成され ている。実施の形態1においては、第1の保護層21及 20 び第2の保護層27は、4A族遷移金属(具体的にはT i) から成る層、及び4A族遷移金属窒化物(具体的に はTiN)から成る層の2層構造を有する。ここで、T iから成る層が下層であり、TiNから成る層が上層で ある。尚、図においては、第1の保護層21及び第2の 保護層27を1層で表現している。実施の形態1におい ては、上部電極26は、例えばSiO2から成る絶縁層 24を介してキャパシタ部23、下部電極22及び第1 の保護層21を覆っている。

【0028】第2の保護膜27上には、例えばBPSG から成る上層絶縁層30が形成されている。上部電極2 6は、第2の保護層27を介して、上層絶縁層30に設 けられた開口部31内を延びる配線32と接続されてい る。更に、配線32は、上層絶縁層30及び層間絶縁層 20に設けられたコンタクトプラグ34を介して、選択 トランジスタの一方のソース・ドレイン領域14 (例え ばソース領域)と接続されている。また、選択トランジ スタの他方のソース・ドレイン領域14 (例えばドレイ ン領域)は、上層絶縁層30及び層間絶縁層20に設け られたコンタクトプラグ36を介してビット線37に接 続されている。下部電極22はプレート線に接続されて いるが、この状態の図示は省略した。

【0029】プレーナ型の実施の形態1における半導体 メモリ素子の製造方法を、半導体基板等の模式的な一部 断面図である図2~図4を参照して、以下、説明する。 【0030】 [工程-100] 先ず、シリコン半導体基 板10に、公知の方法に基づきLOCOS構造を有する 素子分離領域11を形成する。次に、半導体基板10の 表面を酸化してゲート酸化膜12を形成する。そして、 ポリシリコン層を例えばCVD法にて全面に堆積させた

てポリシリコン層をパターニングし、ポリシリコンから成るゲート電極13を形成する。尚、このゲート電極13はワード線を兼ねている。次に、不純物イオンのイオン注入及び注入された不純物の活性化処理を行い、ソース・ドレイン領域14及びチャネル領域15を形成する。こうして、半導体メモリ素子における選択トランジスタが形成される。

【0031】尚、LOCOS構造を有する素子分離領域 11の代わりに、素子分離領域をトレンチ構造から構成 することもできる。ゲート電極13を、ポリシリコン層 から構成する代わりに、ポリサイドや金属シリサイドか ら構成することもできる。

【0032】 [工程-105] 次に、半導体基板10上に、基体に相当する層間絶縁層20を、例えばCVD法にて形成する。こうして、図2の(A)に示す構造を得ることができる。尚、BPSGから成る層間絶縁層20の成膜後、窒素ガス雰囲気中で例えば900°C×20分間、層間絶縁層20をリフローさせることが好ましい。更には、必要に応じて、例えば化学的機械的研磨法(CMP法)にて層間絶縁層20の頂面を化学的及び機のに研磨し、層間絶縁層20を平坦化したり、レジストエッチバック法によって層間絶縁層20を平坦化することが望ましい。層間絶縁層20の成膜条件を以下に例示する。

使用ガス: S i H4/PH3/B2H6

成膜温度:400°C

反応圧力:常圧

【0033】 [工程-110] その後、基体に相当する 層間絶縁層20上に第1の保護層21を形成する。実施 の形態1においては、第1の保護層21は、下からTi 層/TiN層の2層構造を有する。Ti層及びTiN層 のスパッタ法による成膜条件を以下に例示する。かかる 第1の保護層21は、後に形成するキャパシタ構造内に 水素が拡散したり、水分が侵入することを防止する機能 を有する。更には、Ti層は、次に形成する下部電極と 基体との間の密着性を向上させる機能をも有する。

Ti層 (厚さ:20nm)

プロセスガス: A r = 3.5 sccm

圧力 : 0. 20Pa (1. 5mTorr)

DCパワー : 400W 成膜温度 : 室温

TiN層 (厚さ:100nm)

 \mathcal{I}_{D} \mathcal{I}_{D}

圧力 : 0. 40 Pa (3. 0mTorr)

DCパワー : 900W

ソース材料:Bi(C6 H5)3

Sr (C11H19O2) 2

Ta (OC2H5) 5

成膜温度 : 550~750°C

成膜圧力 : 1. 3×10~1. 3×10³Pa (0. 1~1Torr)

成膜温度 : 室温

【0034】 [工程-115] 次いで、第1の保護層21上に下部電極層を形成する。具体的には、第1の保護層21の上を含む全面にDCスパッタ法にて白金(Pt)から成る下部電極層を堆積させる。下部電極層の厚さを $0.1\sim0.2\mu$ mとした。DCスパッタ条件を以下に例示する。

12

DCパワー : 200W

プロセスガス: Ar = 40sccm

10 圧力 : 0. 20 Pa (1. 5m Torr)

成膜温度 :室温

堆積速度 : 10mm/分

【0035】尚、白金(Pt)から成る下部電極層をパルスレーザ堆積法によって成膜することも可能である。 パルスレーザ堆積法による白金の成膜条件を、以下に例示する。

パルスレーザ堆積法による成膜条件

ターゲット: Pt

使用レーザ: KrFエキシマレーザ (波長248nm、

パルス幅25n秒、5Hz、1.1J/cm²)

成膜温度 :500~600°C

【0036】更には、下部電極層を、下からLSCO/ Ptから構成することもできる。この場合のパルスレー ザアブレーション法によるLSCOの成膜条件を以下に 例示する。

ターゲット:LSCO

使用レーザ:KrFエキシマレーザ(波長248nm、。 パルス幅25n秒、3Hz)

出力エネルギー: 400mJ(1.1J/cm²)

30 成膜温度 : 550~600° C

酸素分圧 : 40~120Pa

【0037】 [工程-120] その後、下部電極層及び第1の保護層を、例えばイオンミリング技術を用いてパターニングして、下部電極層から下部電極22を形成する。こうして、図2の(B) に模式的に示す構造を得ることができる。尚、下層電極22はプレート線を兼用しているが、この状態の図示は省略した。

【0038】 [工程-125] 次に、下部電極22上に 強誘電体薄膜を形成した後、強誘電体薄膜をパターニン 40 グし、強誘電体薄膜から成るキャパシタ部23を形成する (図3の(A)参照)。具体的には、先ず、MOCV D法によって、Bi系層状構造ペロブスカイト型の強誘電体材料から成る強誘電体薄膜を全面に成膜する。例えばY1系材料であるBi2SrTa2O9)の成膜条件を

以下に例示する。

酸素濃度 :50%

【0039】あるいは又、強誘電体薄膜をBi2SrT a2O9から構成し、パルスレーザアブレーション法にて 形成することもできる。Bi2SrTa2O9から成る強 誘電体薄膜の成膜条件を以下に例示する。尚、Bi2S rTa2O9の成膜後、800°C×1時間、酸素雰囲気 中でポストベーキングを行うことが望ましい。

ターゲット:Bi2SrTa2O9

使用レーザ: Kr Fエキシマレーザ (波長248 nm、*

ターゲット

: Ar/O2=90体積%/10体積% プロセスガス

圧力 : 4 P a パワー : 50W 成膜温度 : 500° C

強誘電体薄膜の厚さ: 0. 1~0. 3 μ m

【0041】あるいは又、PZTあるいはPLZTから 成る強誘電体薄膜をパルスレーザアブレーション法にて 形成することもできる。この場合の成膜条件を以下に例 示する。

ターゲット:PZT又はPLZT

使用レーザ: Kr Fエキシマレーザ (波長248 nm、 パルス幅25n秒、3Hz)

出力エネルギー: 400m J (1.1 J / c m²)

成膜温度 :550~600°C 酸素分圧 : 40~120Pa

【0042】その後、RIE法で強誘電体薄膜をパター ニングし、強誘電体薄膜から成るキャパシタ部23を形 。 成する。

【0043】 [工程-130] 次に、全面に、例えばS iO2から成る絶縁層24を、例えばCVD法にて形成 した後、キャパシタ部23の上の絶縁層24に、RIE 法にて開口部25を形成する(図3の(B)参照)。

【0044】 [工程-135] その後、開口部25内を 含む絶縁層24上に上部電極層を形成する。例えば白金 から成る上部電極層の形成は、[工程-115]と同様 とすることができる。

【0045】 [工程-140] 次に、上部電極層上に、 2層構造を有する第2の保護層27を形成する。実施の 形態1においては、第2の保護層27は、下からTi層 /TiN層の2層構造を有する。Ti層及びTiN層の スパッタ法による成膜条件は、[工程-110]と同様 とすることができる。かかる第2の保護層27は、形成 されたキャパシタ構造内に水素が拡散したり、水分が侵 入することを防止する機能を有する。

【0046】 [工程-145] その後、第2の保護層2 7及び上部電極層を、例えばイオンミリング技術を用い てパターニングして、上部電極26を形成する(図4の (A) 参照)。こうして、上部電極26が、絶縁層24 を介してキャパシタ部23、下部電極22及び第1の保 護層21を覆う構造を得ることができる。尚、実施の形 50 プロセスガス:Ar=100sccm

*パルス幅25n秒、5Hz)

成膜温度 : 500°C

酸素分圧 : 3 P a

【0040】更には、PZTから成る強誘電体薄膜を、 マグネトロンスパッタ法にて成膜することもできる。成 膜条件を以下に例示する。尚、ターゲットをPLZTに 交換すれば、PLZTから成る強誘電体薄膜を全面に成 膜することができる。

14

態1においては、第2の保護層27及び上部電極層を同 時にパターニングするが故に、上部電極26の側壁は保 護層27で覆われていない。しかしながら、このような 構造であっても、キャパシタ部23への水素の拡散や水 20 分の侵入を防止する上では問題はない。

【0047】 [工程-150] 次いで、全面に、例えば PBSGから成る上層絶縁層30を形成する。上層絶縁 層30の形成は、[工程-105]と同様とすることが できる。その後、第2の保護層27の上方の上層絶縁層 30に開口部31を設け、選択トランジスタのソース・ ドレイン領域14の上方の上層絶縁層30及び層間絶縁 層20に、開口部33,35をRIE法にて設ける。次 いで、 [工程-110] と同様の方法で、開口部31, 33,35内を含む上層絶縁層30上に、下からTi層 /TiN層(図示せず)をスパッタ法にて成膜する。 尚、これらの層は、第1及び第2の保護層21,27と 異なり、キャパシタ部23への水素の拡散や水分の侵入 を防止する目的で形成するのではない。TiN層は、次 に成膜するアルミニウム合金から成る配線材料層によっ て、開口部33,35の底部のシリコン半導体基板10 にアロイスパイクが発生し、シリコン半導体基板10が 損傷することを防止する目的、並びに、アルミニウム合 金から成る配線材料層の濡れ性改善を目的として成膜さ れる。また、Ti層は、開口部33,35の底部で配線 材料層とソース・ドレイン領域14との間にオーミック な低コンタクト抵抗を得ることを目的として成膜され

【0048】その後、所謂高温アルミニウムスパッタ法 にて配線材料層を形成する。これによって、開口部3 1,33,35には、アルミニウム合金が埋め込まれ、 コンタクトプラグ34、36が形成される。アルミニウ ム合金から成る配線材料層の成膜条件を以下に例示す

アルミニウム合金(AI-Cu)から成る配線材料層

: 0. 26 P a RFパワー : 15kW 基板加熱温度:475°C

【0049】アルミニウム合金から成る配線材料層の成 膜を所謂高温アルミニウムスパッタ法にて行う代わり に、所謂高温リフロー法や高圧リフロー法にて行うこと もできる。高温リフロー法においては、以下に例示する 条件でアルミニウム合金から成る配線材料層を上層絶縁 層30上に堆積させる。

DCパワー : 20kW スパッタ圧力 : 0.4 P a 基板加熱温度 : 150°C

【0050】その後、半導体基板10を約500°Cに 加熱する。これによって、上層絶縁層30上に堆積した アルミニウム合金から成る配線材料層は流動状態とな り、開口部31,33,35の内に流入し、開口部3 1. 33, 35はアルミニウム合金で確実に埋め込ま れ、コンタクトプラグ34、36が形成される。一方、 上層絶縁層30の上にはアルミニウム合金から成る配線 20 材料層が残される。加熱条件を、例えば以下のとおりと することができる。

加熱方式 : 基板裏面ガス加熱

: 500° C 加熱温度

: 2分 加熱時間

: A r = 1 0 0 sccmプロセスガス プロセスガス圧力: 1.1×10³ Pa

【0051】ここで、基板裏面ガス加熱方式とは、半導 体基板10の裏面に配置したヒーターブロックを所定の 温度(加熱温度)に加熱し、ヒーターブロックと半導体 基板10の裏面の間にプロセスガスを導入することによ って半導体基板10を加熱する方式である。加熱方式と しては、この方式以外にもランプ加熱方式等を用いるこ とができる。

【0052】高温リフロー法の代わりに高圧リフロー法 を採用することもできる。この場合、以下に例示する条 件にてリフロー処理を行う。

基板加熱温度:400°C

加熱時間 : 2分

加熱雰囲気 : アルゴンガス 雰囲気の圧力:10⁶ P a 以上

【0053】最後に、上層絶縁層上のアルミニウム合金 から成る配線材料層、TiN層及びTi層をパターニン グして、配線32及びビット線37を形成する(図1の (A) 参照)。

【0054】 (実施の形態2) 実施の形態2は、本発明 の第1の態様に係る半導体メモリ素子のキャパシタ構造 の形成方法に関する。即ち、実施の形態2においては、 上部電極及び第2の保護層の形成手順が実施の形態1と 相違する。以下、図5及び図6を参照して、実施の形態 50 Y1系材料であるBi2SrTa2O9から成り、第1の

16 2における半導体メモリ素子のキャパシタ構造の形成方 法を説明する。

【0055】 [工程-200] 基体に相当する層間絶縁 層20上に、Ti層/TiN層から成る第1の保護層2 1を形成する工程、第1の保護層21上に下部電極層を 形成する工程、下部電極層及び第1の保護層21をパタ ーニングして、下部電極22を形成する工程、下部電極 22上に強誘電体薄膜を形成した後、強誘電体薄膜をパ ターニングし、強誘電体薄膜から成るキャパシタ部23 10 を形成する工程、全面に絶縁層24を形成した後、キャ パシタ部23の上の絶縁層24に開口部25を形成する 工程のそれぞれは、実施の形態1の[工程-100]~ [工程-130] と同様とすることができるので、詳細 な説明は省略する。こうして、図3の(B)に示す構造 を得ることができる。

【0056】 [工程-205] 次に、開口部25内を含 む絶縁層24上に上部電極層を形成した後、上部電極層 をパターニングして上部電極26を形成する(図5の (A) 参照)。上部電極層の形成は、[工程-115] と同様とすることができる。また、上部電極層のパター ニングは、例えばイオンミリング技術によって行うこと

【0057】 [工程-210] その後、上部電極26上 に、4A族遷移金属窒化物(実施の形態2においてはT iN)から成る1層の第2の保護層27を形成した後、 上部電極26の表面が第2の保護層27で覆われるよう に第2の保護層27をパターニングする(図5の(B) 参照)。 Ti層及びTiN層のスパッタ法による成膜条 件は、[工程-110]と同様とすることができる。ま た、第2の保護層27のパターニングは、例えばRIE 法にて行えばよい。

【0058】 [工程-215] 次いで、実施の形態1の [工程-150]と同様に、配線32、ビット線37、 コンタクトプラグ34,36を形成し、図6に模式的な 一部断面図を示す構造を得ることができる。

【0059】実施の形態2においては、上部電極層のパ ターニングと第2の保護層のパターニングを異なる工程 で行う。その結果、上部電極26は、絶縁層24を介し てキャパシタ部23、下部電極22及び第1の保護層2 1を覆っているばかりか、第2の保護層27は、上部電 極26の表面(側面を含む)を覆っている。これによっ て、キャパシタ構造内に水素が拡散し、あるいは又、水 分が侵入することを一層確実に防止することができる。 【0060】 (実施の形態3) 実施の形態3は、本発明 の第3の態様に係る半導体メモリ素子のキャパシタ構造 の形成方法に関する。即ち、実施の形態3においては、 第1の保護層、下部電極及びキャパシタ部の形成手順が

【0061】強誘電体薄膜は、実施の形態1と同様に、

実施の形態1と相違する。

保護層及び第2の保護層も、実施の形態1と同様に、4 A族遷移金属から成る層と4A族遷移金属窒化物から成 る層の2層構造を有する。具体的には、第1の保護層及 び第2の保護層は、下からTi層/TiN層の2層構造 を有する。半導体メモリ素子は前述の不揮発性メモリセ ル (所謂FERAM) から成る。実施の形態3における 半導体メモリ素子においては、選択トランジスタの一方 のソース・ドレイン領域と下部電極とはコンタクトプラ グを介して接続され、上部電極はプレート線に接続され ている。そして、キャパシタ構造が選択トランジスタの 10 上方に形成されている、所謂スタック型の半導体メモリ 素子構造を有する。以下、実施の形態3を、図7~図1 0を参照して説明する。

【0062】図7に、実施の形態3に係る半導体メモリ 素子の模式的な一部断面図を示す。半導体メモリ素子を 構成する選択トランジスタの構造は、基本的には実施の 形態1にて説明した選択トランジスタの構造と同様とす ることができる。

【0063】選択トランジスタの上方の層間絶縁層20 上には、キャパシタ構造が形成されている。このキャパ 20 シタ構造は、例えば白金 (Pt) から成る下部電極 2 2、強誘電体薄膜から成るキャパシタ部23、及び、例 えば白金 (Pt) から成る上部電極26から構成されて いる。下部電極22は、基体に相当する層間絶縁層20 上に形成されている。キャパシタ部23は下部電極22 上に形成されている。更に、上部電極26はキャパシタ 部23の上に形成されている。

【0064】第1の保護層21が、基体に相当する層間 絶縁層20と下部電極22との間に形成されている。一 方、第2の保護層27が、上部電極26の上に形成され 30 ている。実施の形態3においても、第1の保護層21及 び第2の保護層27は、4A族遷移金属(具体的にはT i) から成る層、及び4A族遷移金属窒化物(具体的に はTiN)から成る層の2層構造を有する。ここで、T iから成る層が下層であり、TiNから成る層が上層で ある。尚、図においては、第1の保護層21及び第2の 保護層27を1層で表現している。実施の形態3におい ては、上部電極26は、例えばSiO2から成る絶縁層 24を介してキャパシタ部23、下部電極22及び第1 の保護層21を覆っている。

【0065】第2の保護膜27上には、例えばBPSG から成る上層絶縁層30が形成されている。上部電極2 6は、第2の保護層27を介して、上層絶縁層30に設 けられた開口部31内を延びる配線42(プレート線に 相当する)と接続されている。下部電極22は、第1の 保護層21、層間絶縁層20に設けられたコンタクトプ ラグ41を介して、選択トランジスタの一方のソース・ ドレイン領域14 (例えばソース領域) と接続されてい る。また、選択トランジスタの他方のソース・ドレイン 領域14(例えばドレイン領域)は、上層絶縁層30及 50 法にて開口部25を形成する(図9の(A)参照)。

18

び層間絶縁層20に設けられたコンタクトプラグ36を 介してビット線37に接続されている。

【0066】スタック型の実施の形態3における半導体 メモリ素子の製造方法を、半導体基板等の模式的な一部 断面図である図8及び図9を参照して、以下、説明す る。

【0067】 [工程-300] 先ず、実施の形態1の [工程-100] と同様の方法で、半導体メモリ素子の 選択トランジスタの部分を形成する。

【0068】 [工程-305] 次に、半導体基板10上 に、基体に相当するBPSGから成る層間絶縁層20 を、例えばCVD法にて形成した後、窒素ガス雰囲気中 で例えば900°C×20分間、層間絶縁層20をリフ ローさせることが好ましい。更には、必要に応じて、例 えば化学的機械的研磨法 (CMP法) にて層間絶縁層 2 0の頂面を化学的及び機械的に研磨し、層間絶縁層20 を平坦化したり、レジストエッチバック法によって層間 絶縁層20を平坦化することが望ましい。層間絶縁層2 0の成膜条件は実施の形態1の[工程-105]と同様 とすることができる。

【0069】その後、一方のソース・ドレイン領域14 (例えばソース領域) の上方の層間絶縁層20に、RI E法にて開口部40を形成する。そして、開口部40内 を含む層間絶縁層20の上にポリシリコン層をCVD法 にて堆積させ、エッチバック法にて層間絶縁層20上の ポリシリコン層を除去する。次いで、イオン注入法等に よりこのポリシリコン中にリン等の不純物をドーピング し、熱処理を施し不純物を活性化する。こうして、開口 部40がドープト・ポリシリコンで埋め込まれたコンタ クトプラグ41を形成することができる(図8の(A) 参照)。

【0070】[工程-310]次に、基体に相当する層 間絶縁層20上に第1の保護層21を形成する。第1の 保護層21の形成条件は、実施の形態1の[工程-11 0] と同様とすることができる。

【0071】 [工程-315] その後、実施の形態1の [工程-115] と同様にして、第1の保護層21上に 下部電極層を形成する。

【0072】 [工程-320] 次に、実施の形態1の [工程-125] と同様にして、下部電極層上に強誘電 体薄膜を形成する。

【0073】 [工程-325] その後、RIE法等によ り強誘電体薄膜、下部電極層及び第1の保護層をパター ニングし、強誘電体薄膜から成るキャパシタ部23、及 び、例えば白金から成る下部電極22を形成する。こう して、図8の(B)に示す構造を得ることができる。

【0074】 [工程-330] 次に、全面に、例えば S iO2から成る絶縁層24を、例えばCVD法にて形成 した後、キャパシタ部23の上の絶縁層24に、RIE

【0075】 [工程-335] その後、開口部25内を含む絶縁層24上に上部電極層を形成する。例えば白金(Pt)から成る上部電極層の形成は、 [工程-115] と同様とすることができる。

【0076】 [工程-340] 次に、上部電極層上に、2層構造を有する第2の保護層27を形成する。実施の形態3においても、第2の保護層27は、下からTi層/TiN層の2層構造を有する。Ti層及びTiN層のスパッタ法による成膜条件は、 [工程-110] と同様とすることができる。

【0077】 [工程-345] その後、第2の保護層27及び上部電極層を、例えばイオンミリング技術を用いてパターニングして、上部電極26を形成する(図9の(B)参照)。こうして、上部電極26が、絶縁層24を介してキャパシタ部23、下部電極26が、絶縁層24を介してキャパシタ部23、下部電極26が、実施の形態3においても、第2の保護層27及び上部電極層を同時にパターニングするが故に、上部電極26の側壁は保護層27で覆われていない。しかしながら、このような構造であっても、キャパシタ部23への水素の拡散や水分の侵入を防止する上では問題はない。

【0078】 [工程-350] 次いで、全面に、例えば PBSGから成る上層絶縁層30を形成する。上層絶縁 層30の形成は、[工程-105] と同様とすることが できる。その後、第2の保護層27の上方の上層絶縁層 30に開口部を設け、選択トランジスタの他方のソース ・ドレイン領域14の上方の上層絶縁層30及び層間絶 縁層20に、開口部をRIE法にて設ける。次いで、実 施の形態1の[工程-350]と同様の方法で、開口部 内を含む上層絶縁層30上に、下からTi層/TiN層 (図示せず) をスパッタ法にて成膜し、更に、その上に 配線材料層を形成する。これによって、開口部には、ア ルミニウム合金が埋め込まれ、コンタクトプラグ36が 形成される。最後に、上層絶縁層上のアルミニウム合金 から成る配線材料層、TiN層及びTi層をパターニン グして、配線(プレート線)42及びビット線37を形 成する(図7参照)。

【0079】(実施の形態4)実施の形態4は、本発明の第4の態様に係る半導体メモリ素子のキャパシタ構造の形成方法に関する。即ち、実施の形態4は、実施の形態3で説明した第1の保護層、下部電極及びキャパシタ部の形成手順、及び、実施の形態2で説明した上部電極及び第2の保護層の形成手順を組み合わせたキャパシタ構造の形成方法に関する。尚、半導体メモリ素子の構造は、実施の形態1にて説明したプレーナ型とした。実施の形態4における半導体メモリ素子の製造方法を、半導体基板等の模式的な一部断面図である図10~図12を参照して、以下、説明する。

【0080】 [工程-400] 先ず、実施の形態1の [工程-100] と同様の方法で、半導体メモリ素子の 20

選択トランジスタの部分を形成する。

【0081】 [工程-405] 次に、実施の形態1の [工程-105] と同様に、半導体基板10上に、基体 に相当する層間絶縁層20を、例えばCVD法にて形成 する。

【0082】 [工程-410] その後、実施の形態1の [工程-110] と同様に、基体に相当する層間絶緑層 20上に第1の保護層21を形成する。尚第1の保護層 21は、下からTi層/TiN層の2層構造を有する。

10 【0083】 [工程-415] 次いで、実施の形態1の [工程-115] と同様に、第1の保護層21上に、例 えば白金から成る下部電極層を形成する。

【0084】 [工程-420] 次に、実施の形態1の [工程-125] と同様にして、下部電極層上に強誘電 体薄膜を形成する。

【0085】 [工程-425] その後、RIE法等により強誘電体薄膜、下部電極層及び第1の保護層をパターニングし、強誘電体薄膜から成るキャパシタ部23、及び、例えば白金から成る下部電極22を形成する。こうして、図10の(A) に示す構造を得ることができる。

【0086】 [工程-430] 次に、全面に、例えばSiO2から成る絶縁層24を、例えばCVD法にて形成した後、キャパシタ部23の上の絶縁層24に、RIE法にて開口部25を形成する。

【0087】 [工程-435] 次に、開口部25内を含む絶縁層24上に上部電極層を形成した後、上部電極層をパターニングして上部電極26を形成する(図10の(B) 参照)。例えば白金(Pt) から成る上部電極層の形成は、 [工程-115] と同様とすることができる。また、上部電極層のパターニングは、例えばイオンミリング技術によって行うことができる。

【0088】 [工程-440] その後、上部電極26上に、4A族遷移金属(実施の形態4においてはTi)及び4A族遷移金属窒化物(実施の形態2においてはTiN)から成る2層構造の第2の保護層27を形成した後、上部電極26の表面が第2の保護層27で覆われるように第2の保護層27をパターニングする(図11参照)。Ti層及びTiN層のスパッタ法による成膜条件は、[工程-110] と同様とすることができる。また、第2の保護層27のパターニングは、例えばRIE法にて行えばよい。

【0089】 [工程-445] 次いで、実施の形態1の [工程-150] と同様に、配線32、ビット線37、 コンタクトプラグ34,36を形成し、図12に模式的 な一部断面図を示す構造を得ることができる。

【0090】以上、本発明を、発明の実施の形態に基づき説明したが、本発明はこれらの発明の実施の形態に限定されるものではない。実施の形態にて説明した半導体メモリ素子の構造は例示であり、適宜設計変更すること50 ができる。例えば、図1の(A)に示した構造の半導体

メモリ素子において、場合によっては、第1の保護層を素子分離領域の上に直接形成してもよい。実施の形態 1、実施の形態2及び実施の形態4にて説明した半導体メモリ素子のキャパシタ構造の形成方法を、実施の形態3にて説明した所謂スタック型の半導体メモリ素子の作製に適用することができるし、実施の形態3にて説明した半導体メモリ素子のキャパシタ構造の形成方法を、所謂プレーナ型の半導体メモリ素子の作製に適用することができる。

【0091】各実施の形態においては、コンタクトプラグの形成を、アルミニウム合金を流動状態として開口部内に埋め込む方法、ポリシリコンを用いる方法にて行ったが、その代わりに、所謂ブランケットタングステンCVD法にて形成することもできる。そのためには、層間絶縁層20や上層絶縁層30に開口部を形成した後、

[工程-110] と同様にTi層及びTiN層をスパッ*

* 夕法で成膜する。その後、T i N層の上にタングステン層を、以下に例示する条件のC V D法にて堆積させる。 使用ガス: W F 6 \angle H 2 \angle A r = 4 0 \angle 4 0 0 \angle 2 2 5 0

22

圧力 : 1 0 . 7 k P a 成膜温度: 4 5 0° C

【0092】その後、層間絶縁層20や上層絶縁層30の上のタングステン層及びTiN層、Ti層をエッチングして除去する。これによって、開口部にタングステンが埋め込まれたコンタクトプラグを形成することができる。その後、上層絶縁層30上にアルミニウム合金から成る配線層を形成し、パターニングを行うことで配線32,42やビット線37を形成することができる。エッチングの条件を、例えば以下のとおりとすることができる。

第1段階のエッチング:タングステン層のエッチング

使用ガス : SF6/Ar/He=110:90:5sccm

圧力 : 46 P a R F パワー: 275W

第2段階のエッチング:TiN層/Ti層のエッチング

使用ガス : Ar/Cl2=75/:5sccm

圧力 : 6.5 P a R F パワー: 250W

[0093]

【発明の効果】4A族遷移金属あるいは5A族遷移金属 は水素を吸蔵する性質を有する。一方、4A族遷移金属 窒化物、5 A 族遷移金属窒化物、シリコン窒化物、ニッ ケル若しくはパラジウムは、水素の拡散を効果的に防止 し得る性質を有する。また、これらの材料から成る第1 及び第2の保護層は、水分の侵入に対するバリア効果を 有する。本発明においては、半導体メモリ素子のキャパ シタ構造は、かかる材料から構成された第1の保護層及 び第2の保護層で取り囲まれているので、水素処理や熱 処理を行ったとき、水素や水分がキャパシタ構造内に拡 散、侵入することを効果的に抑制することができ、キャ パシタ構造の分極特性の劣化が生じることがなく、半導 体メモリ素子の長期信頼性を高めることができる。更に は、4A族遷移金属あるいは5A族遷移金属を用いるこ とによって、基体の主な組成がSiO2である場合、下 部電極と基体との間の密着性を向上させることができ

【図面の簡単な説明】

【図1】実施の形態1に係る半導体メモリ素子の模式的な一部断面図、及びかかる半導体メモリ素子の等価回路を示す図である。

【図2】実施の形態1における半導体メモリ素子の製造 方法を説明するための、半導体基板等の模式的な一部断 面図である。

【図3】図2に引き続き、実施の形態1における半導体

メモリ素子の製造方法を説明するための、半導体基板等 の模式的な一部断面図である。

【図4】図3に引き続き、実施の形態1における半導体メモリ素子の製造方法を説明するための、半導体基板等の模式的な一部断面図である。

30 【図5】実施の形態2における半導体メモリ素子の製造 方法を説明するための、半導体基板等の模式的な一部断 面図である。

【図6】図5に引き続き、実施の形態2における半導体 メモリ素子の製造方法を説明するための、半導体基板等 の模式的な一部断面図である。

【図7】実施の形態3に係る半導体メモリ素子の模式的な一部断面図である。

【図8】実施の形態3における半導体メモリ素子の製造 方法を説明するための、半導体基板等の模式的な一部断 40 面図である。

【図9】図8に引き続き、実施の形態3における半導体 メモリ素子の製造方法を説明するための、半導体基板等 の模式的な一部断面図である。

【図10】実施の形態4における半導体メモリ素子の製造方法を説明するための、半導体基板等の模式的な一部断面図である。

【図11】図10に引き続き、実施の形態4における半 導体メモリ素子の製造方法を説明するための、半導体基 板等の模式的な一部断面図である。

【図12】図11に引き続き、実施の形態4における半

導体メモリ素子の製造方法を説明するための、半導体基 板等の模式的な一部断面図である。

【図13】強誘電体のP-Eヒステリシスループ図であ ス


【図14】従来の強誘電体キャパシタの模式的な一部断面図である。


【図15】図14とは別の形式の従来の強誘電体キャパシタの模式的な一部断面図である。

【符号の説明】

- 10 シリコン半導体基板
- 11 素子分離領域
- 12 ゲート酸化膜
- 13 ゲート電極
- 14 ソース・ドレイン領域
- 15 チャネル領域

【図1】







20 層間絶縁層


- 21 第1の保護層
- 22 下部電極
- 23 キャパシタ部
- 24 絶縁層
- 25, 33, 35 開口部
- 26 上部電極
- 27 第2の保護層
- 30 上層絶縁層
- 10 31, 33, 35, 40 開口部
 - 32 配線
 - 34, 36, 41 コンタクトプラグ
 - 37 ビット線
 - 42 配線 (プレート線)


【図2】






[図14]







【図 6 】 [工程-2 1 5] 【図 7 】




【図5】




【図8】




(B) [工程-210]




(B) [工程-325]



【図11】



【図12】



【図9】

【図10】

